ASIC物理设计的流程介绍

这篇文章主要介绍“ASIC物理设计的流程介绍”，在日常操作中，相信很多人在ASIC物理设计的流程介绍问题上存在疑惑，小编查阅了各式资料，整理出简单好用的操作方法，希望对大家解答”ASIC物理设计的流程介绍”的疑惑有所帮助！接下来，请跟着小编一起来学习吧！

创新互联公司专注于新密企业网站建设,响应式网站,成都商城网站开发。新密网站建设公司,为新密等地区提供建站服务。全流程按需设计，专业设计，全程项目跟踪，创新互联公司专业和态度为您提供的服务

Physical design是将电路描述（circuit description）转化成物理版图（physical layout）的过程。在物理版图中规定cell的摆放位置和相互之间的连线。

Import design：物理设计流程的第一步就是导入设计。在综合阶段RTL被转换成netlist,然后在物理设计阶段被读入物理设计工具中。

Floorplan:Floorplan阶段定义了芯片（die）的大小，macro和io的位置，power grid的定义和连接。在摆放完macro的同时，也定义了摆放std cell和routing的区域。

Placement：Placement是使用物理设计工具自动摆放std cell的过程，其中在global placement阶段，非常roughly地将std cell摆放在core里面，在detailed placement阶段，将std cell legalize到siterow上，保证没有overlap。

同时还需要通过GRC map来检查congestion.

CTS（clock tree synthesis）:在CTS阶段通过插入inverter和buffer来生成时钟树。因为clock信号对于基于DFF的ASIC设计非常重要，我们需要在CTS阶段balance clock skew以及最小化insertion delay来满足设计的时序（timing）和功耗(power)要求。

Routing:在Routing阶段之前，只有power进行了实际的金属连线，macro、std cell、clock和io都只是逻辑上定义了连接关系（logically）。在routing阶段就需要用金属线进行物理上的连接（physical）。

Signoff：在routing阶段完成以后，芯片的物理版图已经确定了。在sign-off阶段需要保证芯片的质量和性能满足了要求，然后才能进行投片（tape-out）。

到此，关于“ASIC物理设计的流程介绍”的学习就结束了，希望能够解决大家的疑惑。理论与实践的搭配能更好的帮助大家学习，快去试试吧！若想继续学习更多相关知识，请继续关注创新互联网站，小编会继续努力为大家带来更多实用的文章！

文章题目：ASIC物理设计的流程介绍
分享路径：http://cdiso.cn/article/jejdep.html